一、引言
随着数字信号处理技术和数字电路工作速度的提升，对高速、高精度的adc（模数转换器）和dac（数模转换器）提出了更高的要求。在雷达、卫星通信和下一代5g移动通信技术中，所需的信号带宽已经达到了2ghz以上。为了满足这些高速adc/dac的性能要求，现代收发机模块普遍采用数字中频直接采样技术。本文旨在介绍高速adc相关的理论和知识，包括采样理论、数据手册指标、adc选型准则和评估方法、时钟抖动以及其他一些通用的系统级考虑。
二、adc基本结构与采样理论
adc的基本结构框图和术语如下。根据nyquist采样定律，采样率至少是信号带宽的两倍。为了支持灵活的制式、相控阵或大规模mimo的波束赋形，现代的收发机模块越来越普遍地采用数字中频直接采样，这进一步提高了对高速adc/dac芯片的性能要求。可以看到，adc/dac芯片是模拟域和数字域的边界。一旦信号转换到数字域，所有的信号都可以通过软件算法进行处理和补偿。
三、高速adc在现代化应用中的需求
在许多专用领域，使用的adc采样率可以达到非常高的程度。例如，fujitsu公司可以提供110g至130ghz的ip核，而keysight公司在高精度示波器里使用了单片40ghz采样率、10bit的adc芯片。这些专用的芯片通常用于特殊应用，如光通信或高端仪表等。在商用领域，许多adc芯片的采样率也已经达到了ghz以上。
随着adc采样率的提高，高速adc的数字侧接口技术也在发生较大的变化。低速串行接口、并行lvcmos或lvds接口以及jesd204b串行接口是常见的几种接口技术。
四、adc的主要性能指标与测试方法
adc的主要性能指标包括静态和动态两部分。其中，差分非线性（dnl）、积分非线性（inl）、偏移误差等属于静态指标；总谐波失真（thd）、信号噪声失真比（sinad）、有效位数（enob）、信噪比（snr）、无杂散动态范围（sfdr）等属于动态指标。
为了验证这些指标，常用的方法是给adc的输入端提供一个理想的正弦波信号，然后采集和分析adc对这个信号的采样数据。最常用的信号发生器用于产生被测信号和采样时钟，要求其时钟抖动（或相位噪声）性能足够好，因为采样时钟的抖动会造成采样位置的偏差，从而带来额外的噪声，制约信噪比的测量结果。
五、频谱性能术语与奈奎斯特定理
dithering技术可以有效降低谐波水平，但同时也可能带来增加噪底的副作用。谐波性能的改善与信号的类型和幅度密切相关，在某些特定情况下，可能并不会出现明显的改善效果。
为了将信噪比（snr）的恶化降到最低，部分dithering技术在电路设计中需要添加随机噪声，并在后续处理中消除这些噪声。dithering技术可以在adc外部进行添加，也有一些adc内部已经集成了dithering选项。
在真实世界中，有些情况下已经存在足够的噪声表现，类似于抖动的形式。设计师在决定是否采用dithering技术时，需要全面考虑其必要性，并深刻理解其内涵。这是一项复杂的技术，需要权衡各种因素做出决策。
本文部分内容参考自：
《ti高速adc基础 slaa510》一文，由zkf0100007的博客在csdn博客上发布。
也参考了《高速adc技术的发展趋势及测试方法》，由德科技发布。
